

1. はじめに

パイプライン方式に基づくスーパーコンピュータの出現と、その発展によってもたらされた高速な計算能力は、大量な計算を必要とする各種の分野において重要な役割を果たしつつある。しかし、ベクトル化によるパイプライン方式の有効利用が不可能な処理は現在のスーパーコンピュータでは高速化が困難である。

本稿では、より高性能をめざす次世代のスーパーコンピュータのためのアーキテクチャを提案し、またそのシミュレータを構築して簡単な性能評価を行った結果について報告する。

2. パイプライン方式スーパーコンピュータ

現在、流体力学や熱力学など、科学技術計算の分野で広く用いられているスーパーコンピュータは、ほとんど全てがパイプライン方式によるスーパーコンピュータである⁽¹⁾⁽²⁾。この方式では、パイプライン化された演算器に、各クロックサイクルごとにデータが送り込まれる。演算器は数段階のステージに分かれており、流れ作業的に処理が行われる。あるデータが演算器に入ってから結果が得られるまでにはステージ数だけ時間が必要であるが、見かけ上は各クロックサイクルごとに結果が得られることになる。

パイプライン化された演算器に対してデータを効率よく送り込むために、スーパーコンピュータにはベクトルレジスタと呼ばれる一時記憶装置が装備されている。演算はベクトルレジスタの内容に対して実行され、結果もベクトルレジスタに格納される。ベクトルレジスタと主記憶間には数個のベクトルロード・ストアユニットがあり、演算と並列してデータの転送が可能になっている。

以上のような、パイプライン方式スーパーコンピュータにおけるベクトル演算の概念を図1に示す⁽²⁾。このようなハードウェアを効率よく利用し、最大性能を引き出すためには、ベクトル化という処理を行わなければならない。例えば、図1中のループの形のスカラ処理プログラムは、その下のベクトル演算命令1つに置き換えることができる。




Fig.1 Vector Processing of the Super Computer

3. ジェットパイプラインアーキテクチャ

前節で述べたように、現在のスーパーコンピュータをベクトル化し、パイプライン方式の演算器をさせることによって高速な演算能力を得ているが、中でベクトル化できる部分の割合（ベクトル化率）本来持つ性能を発揮することが不可能となる。

そこで我々は、MIMD方式の並列処理機構であるプロセッサシステムをより密接に結合させ1カブにスーパーコンピュータのベクトル演算パイプラインを合わせた新しいアーキテクチャであるジェットパイプライン方式を提案する。その概念図を図2に示す。このアーキテクチャでは、命令パイプラインを複数個持ち、それらが整数演算、浮動小数点演算用の演算パイプラインなどからなる。命令パイプラインに投入されるデータ（スカラーまたはvector）は、VLIW的に演算ユニットを最大限まで活用できるようにコンパイラによるスケジューリングが行われ、各命令パイプラインにマッピングされて実行が行われる。ハードウェアによってスケジューリングが行われる方式とは異なる。Superscalar方式を採用しなかった理由として以下の2点が挙げられる。

- (1) 命令の互換性を考える必要がなかったこと。
- (2) 実行に多くのクロック数を要するベクトル化された命令のハードウェアが無駄なくスケジューリングすることは困難。

また、VLIW方式とも異なる点として、各命令パイプラインが独立であり、全体として1つの長命令語により制御され、独立な複数の命令語の組によって制御が行われる。

このアーキテクチャを用いることにより、従来スーパーコンピュータで高速化できるベクトル化可能な部分に、ベクトル化不可能な部分についてもVLIW的な並列化を行って高速化を図ることができる。さらに、プログラムが非常に少なく、並列化が困難な場合についても、ベクトル演算とその他の演算処理などの低レベルの並列性を活用することにより高速化することが可能となる。なお、ジ




Fig.2 The Conceptual Design of the Jet Pipeline

ベクトル命令セットも同様に、ベクトルロード・ストア命令、ベクトルレジスタ間の演算命令（整数演算及び浮動小数点演算）その他のベクトル命令（マスクレジスタ操作など）から構成される。また、チェイニング演算も命令セットレベルで制御される。

命令セットの定義を行った後、シミュレータの構築を行った。まずシミュレーションを行う機能レベルとして、ここでは機能ブロックレベルを想定した。機能ブロックレベルで実際にシミュレータを構築する場合、図2の概念図をそのまま用いることはできないので、図3に示すような機能ブロックを想定し、命令パイプラインを4本持つシステムについてシミュレータを構築した。

命令パイプライン(Inst. pipe, IP)は6段構成で、2段ずつオーバーラップして実行される。整数演算器(ALU)はスカラ命令の実行において頻繁に利用されるので各命令パイプラインにひとつずつ対応させてある。浮動小数点演算パイプライン(FP calc. pipe)はベクトル命令、スカラ命令の両方で共用される。したがって、ベクトル浮動小数点演算命令実行中はスカラ浮動小数点演算命令は実行できない。また、ベクトル演算命令は各演算パイプラインに併設されたベクトル演算コントローラによって実行の制御が行われるので、浮動小数点演算以外のスカラ命令とベクトル演算命令の並列実行が可能である。加減算用と乗除算用の2つの浮動小数点演算パイプラインとベクトル整数演算用のALU、及びそれらに併設されるベクトル演算コントローラから構成されるパイプライン演算ブロックは2つの命令パイプライン間で共用される。各演算パイプライン間にはチェイニング演算のための相互結合ネットワークも存在する。また、レジスタはスカラレジスタとベクトルレジスタから構成される。レジスタ - 主記憶間のデータ転送のためには、スカラ命令用のロードストアユニット及びベクトルロードストアユニットの両方が存在し、ベクトル演算等と並行してデータ転送が行えるようにしている。

シミュレータで実行するプログラムは、現在アセンブリ言語で記述されたものを用いており、専用のアセンブラを用いて機械語




Fig.3 Functional Blocks of the Simulator

ソースプログラムはハンドコンパイルによりアセンブリに置き換えた。また、ベクトル化や並列化も人間が行った。ベクトル化についてIP数が1かつスカラ命令のみによる場合と比べてのスピードアップを示している。

loop1はプログラム中に並列性を多く含み、かつ命令パイプラインが長いので、大きなスピードアップが得られている。ベクトル化した場合には30倍近いスピードアップが得られた。ベクトル命令を用いない4IPの場合でも4倍のスピードアップが得られた。これはほぼ理想的な値を得られている。

loop3はプログラム中に並列性を多く含んでいるが、ベクトル化できないプログラムである。したがってloop1ほどスピードアップは少ないが、それでも最大12倍程度のスピードアップが得られている。

loop5はプログラムに並列性がほとんどなく、また命令パイプラインが短いので、スピードアップはほとんど不可能である。したがって、従来はまったくスピードアップが得られなかったが、このアーキテクチャでは、わずかにスピードアップが得られた。これはレベルの並列性を利用することにより1.7倍のスピードアップが得られた。

5. まとめ

本稿では、従来のパイプライン方式を越える性能を有する次世代スーパーコンピュータのためのアーキテクチャを提案し、シミュレーションによる性能評価を行った。今後の課題としては、自動ベクトル化可能なコンパイラの開発が第一に挙げられる。

[参考文献]

- (1) 唐木：”スーパーコンピュータの使い勝手” No.5, pp.20-26, 1984
- (2) 安村：”スーパーコンピュータとそのコンピュータ” Vol. 17, No.7, pp.19-30, 1985
- (3) D.Tabak(大森 訳)：”RISCシステム”, 海文堂




Fig.4 Results of the Simulation